Para obter uma lista de restrições suportadas, consulte o capítulo de suporte FPGA Synopsys DC no Volume 1 do Manual quartus II
Eu posso usar scripts de síntese ASIC (Synopsys Design Compiler) existentes para FPGA síntese no software DC FPGA?
1
Isenção de responsabilidade
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.