ID do artigo: 000076164 Tipo de conteúdo: Solução de problemas Última revisão: 14/11/2013

Por que a interface Avalon do meu controlador de memória DDR3 UniPHY usa sinais Avalon MM em vez de sinais Avalon-ST?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 11.1 e mais recente, os controladores de memória baseados em DDR3 UniPHY com o monitor de eficiência habilitados incorretamente usam os nomes de sinal Avalon®-MM (por avl_waitrequestexemplo) em vez de nomes de sinal Avalon-ST (por avl_readyexemplo). Há um problema durante o estágio de geração do controlador em que a interface Avalon-MM do monitor de eficiência é exportada em vez da interface Avalon-ST do controlador.

    Resolução

    Este problema é corrigido no software Quartus II versão 12.1 e posterior.

    Produtos relacionados

    Este artigo aplica-se a 18 produtos

    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GS
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® IV E
    FPGAs Stratix® III
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.