Como eu atribuo um clock no meu design para usar redes de clock globais, regionais, regionais ou periféricos específicas?

Para fazer uma atribuição no software Quartus® II a uma rede de clock global, regional, dupla regional ou periferia específica, ~clkctrl aplique-a à versão do sinal em seu design.

Por exemplo, se o seu projeto contiver uma saída PLL que deve usar uma rede de clock global ou regional, os dois nomes de nó a seguir existem após a compilação.

|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]
|altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl

A ~clkctrl extensão identifica o sinal alimentado a partir da saída de um bloco de controle do clock.

Para encontrar esses nomes de nó, procure a saída PLL no Localizador de Nó ou localize a fonte do clock no Visualizador de mapas de tecnologia pós-ajuste.

Exemplos das atribuições corretas de saídas de clock PLL para recursos de clock específicos são mostrados abaixo:

• Para o recurso global de clock:

  set_location_assignment CLKCTRL_G2 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"

• Para o recurso de clock regional:

  set_location_assignment CLKCTRL_R1 -to ";|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"

• Para o recurso de clock regional duplo, observe que dois ~clkctrl nós existem para uma rede de clock regional dupla, uma para cada rede regional:

  |altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl
|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d

set_location_assignment CLKCTRL_R1 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl"
set_location_assignment CLKCTRL_R11 -to "|altpll:altpll_component|mpll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_d"

• Para o recurso de clock periférico:

  set_location_assignment CLKCTRL_X0_Y74_N127 -to ~clkctrl