ID do artigo: 000076247 Tipo de conteúdo: Documentação e informações do produto Última revisão: 05/05/2021

Como definir padrões de vídeo diferentes no kit de testes de Intel® FPGA IP de design SDI II?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Por padrão no testbench tb_top.v, TEST_RECONFIG_SEQ definido como "metade". O padrão de vídeo será reconfigurado na sequência de 12GA- >6 GB->3GA->HS->SD.

Isso mostra um excelente exemplo de reconfiguração, mas dá um tempo muito curto para detalhar o padrão de dados de vídeo para o modo.

 

 

Resolução

Modifique o parâmetro TEST_RECONFIG_SEQ para definir diferentes padrões de vídeo na simulação.

Por exemplo, mude para "12GA" para executar uma simulação de um bitstream de vídeo de 12G.

Este parâmetro suporta várias opções, "completas", "metade", "12GA".. Etc.

Consulte tb_tasks.v para obter valores de parâmetros detalhados.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Cyclone® 10 GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.