ID do artigo: 000076304 Tipo de conteúdo: Solução de problemas Última revisão: 11/02/2013

Falha de hardware com controlador de memória dura LPDDR2 em dispositivos Cyclone V a 300 MHz e 333 MHz

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta produtos LPDDR2.

    Projetos LPDDR2 destinados Cyclone dispositivos V a 300 MHz ou 333 MHz falhará no hardware devido a uma configuração de bits do controlador de memória dura incompatibilidade no arquivo de objetos SRAM (.sof).

    Resolução

    A solução alternativa para este problema é executar projetos LPDDR2 com controlador de memória dura Cyclone dispositivos V a 200 MHz ou 267 MHz em vez de 300 MHz ou 333 MHz. Se você estiver usando um LPDDR2-S4 dispositivo de memória, altere o valor do tCCD de 1 para 2.

    Este problema é corrigido na versão 12.1 SP1 DP1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.