Devido aos requisitos de colocação do transceptor, o Hard IP de bloco H para Ethernet Intel® Stratix® 10 FPGA IP só pode ser totalmente avaliado no kit de desenvolvimento DK-DEV-1SMX-H-A Stratix® 10 MX FPGA.
Neste kit, ambos os módulos QSFP são roteados para os canais de transceptor necessários para hard IP de bloco H para avaliação Ethernet.
Os módulos QSFP nos seguintes kits não são roteados para os canais de transceptor rígido mac H-Tile necessários, portanto não podem ser usados para avaliação completa do MAC Hard Ethernet H-Tile:
Kit de desenvolvimento DK-DEV-1SGX-H-A Intel® Stratix® 10 FPGA de desenvolvimento
Kit de desenvolvimento de integridade de sinal DK-SI-1SGX-H-A Intel® Stratix® 10 GX
Kit de desenvolvimento de integridade de sinal DK-SI-1STX-E-A Intel® Stratix® 10 TX
O kit de desenvolvimento DK-SOC-1SSX-L-A Intel® Stratix® 10 SoC está disponível apenas na configuração de blocoS L, portanto não pode ser usado para avaliação de IP de bloco H.