ID do artigo: 000076484 Tipo de conteúdo: Solução de problemas Última revisão: 06/03/2019

Por que há incompatibilidade de largura de porta quando tento conectar a saída do codificador diretamente à entrada do decodificador do núcleo Intel® FPGA IP LDPC?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA IP Verificação de paridade de baixa densidade (LDPC) IP-LDPC
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A saída do codificador de núcleo Intel® FPGA IP LDPC não pode ser conectada diretamente à entrada do decodificador de núcleo LPDC Intel FPGA IP núcleo. Os dados de saída do codificador precisarão ser submetidos à conversão de log-verossimilhança (LLR) e de bits macios antes de se alimentarem na entrada do decodificador. Você precisará criar a lógica de conversão usando a lógica suave.

Resolução

Não há nenhuma solução alternativa necessária.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® MAX® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Stratix® V
FPGAs Stratix® IV
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Arria® V e FPGAs SoC
FPGAs Arria® II

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.