ID do artigo: 000076486 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2020

Ao usar o Intel® Arria® 10 PCIe Hard IP no modo CvP ou Autônomo, as PLLs ou transceptores podem ser recalibrados no modo do usuário se o clock de referência não estiver estável durante a inicialização.

Ambiente

    Intel® Quartus® Prime Pro Edition
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao usar o PCIe hard IP Intel® Arria® 10 no modo CvP ou Autônomo, é necessário que o clock de referência PCIe seja estável a partir do ponto em que ele está habilitado antes da versão do nPERST#.

O clock de referência PCIe não deve ser instável durante a fase de trava do PCIe Hard IP loop (PLL) ou a fase de calibração do transceptor.
 

Resolução

Não é possível instigar uma recalibrização do modo do usuário dos transceptors, se isso acontecer.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.