ID do artigo: 000076487 Tipo de conteúdo: Solução de problemas Última revisão: 15/07/2020

Por que há uma incompatibilidade na saída da FFT Intel® FPGA IP resulta em simulação entre o modelo MATLAB* gerado por IP e o modelo de HDL?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FFT Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com a FFT Intel® FPGA IP versão 19.1, você poderá observar o problema acima na simulação se a Largura de Saída de Dados do IP não estiver configurada de acordo com a largura máxima suportada.

Resolução

Para contornar esse problema, configure a Largura de saída de dados para o máximo de largura suportada em IP.

Este problema atualmente não está programado para ser corrigido em uma versão futura da Intel® FPGA IP de FFT.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® IV
FPGAs Arria® II
FPGAs Intel® MAX® 10
FPGAs Cyclone® IV
FPGAs Stratix® V
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.