ID do artigo: 000076679 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que o Intel® P-Tile Avalon® memory mapeado IP para PCI Express* Design Example durante a simulação, se o kit de ferramentas de depuração está habilitado?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.1 ou anterior, o Intel® P-Tile Avalon® Memory mapeou Hard IP para PCI Express* Example Design com a habilitação do recurso de depuração de ferramentas relata um erro durante a simulação.

Erro-[CFCILFBI] Não é possível encontrar célula na liblist ./.. /.. //.. /.. /.. /pcie_ed/sim//.. /.. /ip/pcie_ed/pcie_ed_dut/sim//.. /intel_pcie_ptile_ast_200/sim/ptile_debug_toolkit/ptile_debug_toolkit.sv, 285

Resolução

Para resolver este problema, desative o recurso de depuração de ferramentas ao gerar o ambiente de simulação.

O Intel® FPGA P-Tile Avalon® memória mapeada IP para o guia do usuário PCI Express* está programado para ser atualizado para detalhar esta restrição.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Stratix® 10 DX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.