Por que meus clocks sopc Builder são indefinido na simulação ao usar ALTPLL no SOPC Builder para gerar esses clocks?

Este é um problema conhecido com o software Quartus® II versão 10.x, e está associado à definição de 'pfdena' na megafunção ALTPLL quando "Criou uma entrada 'pfdena' para habilitar seletivamente o detector de fase/frequência" não está habilitado nesta megafunção.

A solução alternativa deste problema permite esta opção em sua função ALTPLL dentro do seu sistema SOPC Builder.  Isso pode ser feito por:

1. Abra seu sistema SOPC Builder
2. Selecione o bloco ALTPLL e selecione Editar
3. No bloco ALTPLL, vá para a página 2 (Entradas/bloqueio) e habilite "Criar uma entrada 'pfdena' para habilitar seletivamente o detector de fase/frequência".
4. Clique em Concluir, termine no bloco ALTPLL.
5. Regenerar o sistema SOPC Builder.
6. Selecione a simulação de executar no SOPC Builder , com a certeza de que o SOPC Builder Opções > ferramentas...  O caminho de opções do simulador HDL está definido corretamente.

Este problema será corrigido em uma versão futura do software Quartus II.