Por que a minha variante VHDL do eCPRI Intel® FPGA IP não é simulada em Synopsys VCS MX®?

Devido a um problema nas versões do software Intel® Quartus® Prime 20.1 e posteriores, ao usar uma variante VHDL do eCPRI Intel® FPGA IP em Synopsys VCS MX*, o compilador do simulador sinalizará erros afirmando que há incompatibilidades de tipo para o parâmetro "ADV_MAP".

Para resolver este problema no Intel® Quartus® Prime versão 20.1 e posterior, siga as etapas abaixo:

1) Localize o arquivo de embalagem de alto nível gerado do seu eCPRI Intel® FPGA IP aqui:

       /sim

2) Altere cada string "ON" ou "OFF" atribuída ao parâmetro "ADV_MAP" para inteiro 1 ou 0, respectivamente, conforme mostrado abaixo:

De

ADV_MAP: string := "ON";

Para

ADV_MAP: inteiro := 1;

De

ADV_MAP => "OFF",

Para

ADV_MAP => 0,

Este problema é corrigido a partir do software Intel® Quartus® Prime versão 20.3.