ID do artigo: 000076744 Tipo de conteúdo: Solução de problemas Última revisão: 16/03/2018

Existe um problema conhecido com a E/S Intel® Stratix®10 3V durante a configuração?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, devido a um problema nas versões do software Intel® Quartus® Prime Pro Edition 17.1 e anteriores, a E/S 3V em Intel® Stratix® 10 FPGAs pode impulsionar uma alta alta durante a configuração quando os pinos são atribuídos como saídas no seu design compilado.

    Esse comportamento não é visto quando a E/S 3V é atribuída como entradas ou E/S bidirecional.

    Esses E/S de 3V estão localizados em bancos de E/S 6A, 6B, 6C, 7A, 7B, 7C, e estão disponíveis em diferentes densidades e variantes de pacote de Intel Stratix 10 dispositivos.

    Resolução

    Este problema está programado para ser corrigido em uma versão futura do software Intel Quartus Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.