ID do artigo: 000076798 Tipo de conteúdo: Solução de problemas Última revisão: 16/03/2018

Existe um problema conhecido com Intel® Stratix® E/S de 10 FPGA 3V no modo de usuário?

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, devido a um problema conhecido no software Intel® Quartus® Prime Pro Edition versão 17.1 da atualização 2 ou anterior, quando a E/S 3V no Intel® Stratix® 10 FPGAs é atribuída a um GND estático no design, você pode ver uma inversão no pino de saída.

    Os E/S de 3V estão localizados em bancos de E/S 6A, 6B, 6C, 7A, 7B, 7C, e estão disponíveis em diferentes densidades e variantes de pacote de Intel® Stratix® 10 dispositivos.

    Resolução

    Para resolver isso, use uma entrada para conduzir a E/S de 3V ou coloque a atribuição do sinal em um processo com clock.

    Isso está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.