ID do artigo: 000077024 Tipo de conteúdo: Solução de problemas Última revisão: 01/07/2020

Por que a compilação Intel® Quartus® síntese mostra faltando erro de porta "sdi_cvo_rden" quando dois núcleos ip de saída de vídeo clock (CVO) II são instanados no design Intel® Quartus®?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Saída de vídeo com clock II (preparada para 4K) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido ao problema no software Intel® Quartus® Prime Pro versão 19.2 e posterior, a porta sdi_cvo_rden está disponível assim que a opção "embarcada em vídeo" estiver marcada no núcleo IP do Clock Video Output (CVO).

O estágio Intel® Quartus® síntese da compilação falhará com o erro ausente da porta "sdi_cvo_rden" quando dois ou mais IP CVO II forem instauados no design Intel® Quartus®.

Resolução

Não existe trabalho em torno deste problema.

Este problema foi corrigido a partir da versão 20.2 do software Intel® Quartus® Prime Pro.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.