ID do artigo: 000077130 Tipo de conteúdo: Documentação e informações do produto Última revisão: 20/12/2012

Como eu decido quando compensar a incompatibilidade de atraso do pacote (Package Deskew) ao rotear os traços da placa para a minha interface de memória?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O deskew do pacote não é necessário para qualquer protocolo de memória operando a 800 MHz ou abaixo.

Resolução

Para o design DDR3 e RLDRAM3 operando acima de 800 MHz, a Intel recomenda que você execute a análise de tempo com parâmetros de distorção de placa digitados com precisão no editor de parâmetros de propriedade intelectual (IP). Somente se você estiver recebendo violações de sincronização não fundamentais no relatório 'Report DDR' Timing, então você deve aplicar as etapas mencionadas na seção 'Package Deskew' do volume 2 capítulo 4 do manual EMIF. A recomendação pode ser diferente da solução mostrada no manual da interface de memória externa. A Intel está em processo de atualização do manual.

Produtos relacionados

Este artigo aplica-se a 25 produtos

FPGA Arria® V ST SoC
FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGAs Stratix® V
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Arria® V GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.