ID do artigo: 000077163 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2015

Eu preciso conduzir fftpts_in do núcleo Intel® FPGA IP FFT mesmo que eu não mude o tamanho do bloco?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode receber erros de origem (SOP ausente, EOP ausente) ao tentar processar dados através do núcleo FFT Intel® FPGA IP quando fftpts_in não está sendo conduzido ou sendo conduzido incorretamente.

Resolução

fftpts_in deve ser conduzido, mesmo que não esteja alterando dinamicamente o tamanho do bloco. Para uma implementação de tamanho de bloco fixo, ela deve ser orientada a corresponder ao comprimento de transformação selecionado no editor de parâmetros.

Produtos relacionados

Este artigo aplica-se a 25 produtos

FPGA Stratix® V GX
FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGAs Intel® MAX® 10
FPGA Stratix® V E
FPGA Stratix® IV GX
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA Cyclone® V GT
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA Cyclone® IV GX
FPGA SoC Cyclone® V SX
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Intel® Arria® 10 GT
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.