ID do artigo: 000077293 Tipo de conteúdo: Solução de problemas Última revisão: 24/11/2011

ODT DDR3 falha na simulação com Denali para controlador SDRAM DDR2 e DDR3 com controlador SDRAM UniPHY e DDR3 com ALTMEMPHY IP

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Para interfaces de memória criadas com a versão 11.0 ou mais recente da o alto desempenho controlador II (HPC II), falhas de ODT DDR3 podem ocorrer na simulação com Denali.

Resolução

Há duas soluções alternativas possíveis para este problema:Opção 1: Abra o alt_mem_ddrx_controller_st_top.v file e adicionar 1 (clk) à equação usada para derivar o localparams CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP e CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP. Opção 2: Abra o arquivo gerado _alt_mem_ddrx_controller_top.v e alterar o localparam CFG_READ_ODT_CHIP valor para ‘h0 .

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.