ID do artigo: 000077396 Tipo de conteúdo: Solução de problemas Última revisão: 13/02/2019

Por que o meu Interlaken (2ª Geração) Intel® Stratix® 10 FPGA IP com pistas de 25 Gbps falha no encerramento do tempo ao mirar em um dispositivo Intel® Stratix® 10 E-tile Engineering Sample (ES) ?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interlaken (2ª Geração) Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    As variantes da Interlaken (2ª Geração) Intel® Stratix® 10 FPGA IP com pistas de 25 Gbps não suportam dispositivos de amostra de engenharia (ES).

    Resolução

    Para obter a melhor "Qualidade do Resultado" para encerramento de tempo, lance o Design Space Explorer II no software Intel® Quartus® Prime e realize uma varredura de sementes.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.