ID do artigo: 000077428 Tipo de conteúdo: Solução de problemas Última revisão: 06/03/2020

A regra de espaçamento ATX PLL para fPLL em dispositivos Intel® Stratix®10 L-Tile e H-Tile se aplica a fPLLs no modo Core?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • fPLL de bloco L e bloco H Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim. A regra de espaçamento ATX PLL para fPLL em dispositivos de Intel® Stratix® L-Tile e H-Tile de 10 L se aplica a fPLLs nos modos Core e transceptor.

    Resolução

    Se você violar esta regra com o fPLL em ambos os modos,® o Intel Quartus Prime emitirá um aviso crítico.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.