A partir do software Quartus® II versão 10.1 SP1, houve alterações na implementação do PCI Express® IP ao usar qsys e SOPC Builder. As alterações implementaram conexões a este e a outros sinais/portas, dentro do IP, aliviando o cliente da necessidade de soluções. Esta é a razão pela qual esses sinais/portas não são trazidos para a lista de conexão de alto nível do IP nas ferramentas do sistema, Qsys e SOPC Builder.
Infelizmente, a implementação subjacente resulta em mensagem de aviso. Essas mensagens de aviso podem ser ignoradas com segurança.
Outros sinais/portas que podem produzir a mesma mensagem de aviso e podem ser ignorados com segurança:
pcie_internal_hip.rc_rx_digitalreset
pcie_internal_hip.tx_deemph_ onde x = 1 para o número de vias suportadas
pcie_internal_hip.tx_margin_ onde x = 1 para o número de vias suportadas
pipe_interface_internal.pll_powerdown_pcs
pipe_interface_internal.rateswitch_pcs
pipe_interface_internal.rateswitchbaseclock_pcs
refclk_conduit.conduit_out_<2:9>
Isso será corrigido em uma versão futura do software Quartus II.