ID do artigo: 000077518 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Existe algum problema em selecionar a opção Habilitar o sinal de Avalon-MM ao gerar o controlador RLDRAMII com UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, a opção "Habilitar o sinal de habilitar o byte Avalon-MM" na guia Configurações do controlador RLDRAMII com o UniPHY na versão 11.0 não tem qualquer efeito no controlador. Quando habilitada, nenhuma porta do controlador para avl_be é criada ou usada de qualquer maneira.

 

Não há solução alternativa para implementar a capacitação de byte. Este problema será corrigido na versão futura do IP e quartus® SOFTWARE II.

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGAs Stratix® III
FPGA Stratix® V GX
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.