ID do artigo: 000077728 Tipo de conteúdo: Solução de problemas Última revisão: 20/12/2016

A Intel oferece suporte para o IP front-end de várias portas implementado na malha FPGA núcleo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A lógica front-end de várias portas pode ser usada para conectar vários Avalon® de barramento a um único controlador de Avalon de memória escrava.

Atualmente, Altera não oferece suporte para IP frontal de várias portas suaves com funcionalidade idêntica ao IP front end multi-port rígido implementado em dispositivos Arria® V e Cyclone® V.

No entanto, essas fontes de informações podem ser úteis como um ponto de partida para usuários que exigem a funcionalidade Multi-Port Front End na FPGA lógica principal:

Notas da aplicação

AN637: Compartilhando largura de banda da memória externa usando o design de referência front-end de várias portas (PDF)

Arquivos de projeto para UM 637

Produtos relacionados

Este artigo aplica-se a 24 produtos

FPGAs Stratix® V
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GX
FPGA Stratix® V GT
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGAs Cyclone® V e FPGAs SoC
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Stratix® IV
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.