ID do artigo: 000077761 Tipo de conteúdo: Solução de problemas Última revisão: 24/09/2013

Por que estou vendo uma diferença na opção de número de seleções de chip para DDR3 UniPHY IP geradas em Quartus II V12.0 e V13.0 e versões posteriores?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição O comportamento do IP DDR3 gerado no QII V12.0 está incorreto. O número de opção de seleção de chips para o controlador DDR3 UniPHY é limitado a 2 para dispositivos Arria V e Cyclone V.
    Resolução Este problema foi corrigido no QII V13.0

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Arria® V GZ
    FPGA Arria® V GT
    FPGA Arria® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.