ID do artigo: 000077829 Tipo de conteúdo: Solução de problemas Última revisão: 23/11/2011

Localização do buffer do clock DQS para controlador SRAM QDR II e QDR II com controlador UniPHY e RLDRAM II com UniPHY

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O local do buffer do clock DQS para o UniPHY pode causar a espera violações de tempo quando colocadas subotimicamente. O software Quartus II pode colocar subotimicamente o buffer do clock DQS em um global ou dual-regional clock após a reinstalação do FPGA, para que ele possa ser encaminhado para o lado de gravação do buffer de captura de leitura FIFO.

    Resolução

    Crie uma atribuição de local no buffer para a mesma borda como a interface de memória (por exemplo EDGE_BOTTOM).

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    Dispositivos programáveis Intel®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.