ID do artigo: 000077830 Tipo de conteúdo: Solução de problemas Última revisão: 30/10/2014

Cyclone® guia do usuário do kit de desenvolvimento FPGA V E: problemas conhecidos

Ambiente

  • Software Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Problema 173063: Versão 1.1

    Na Figura 4-1. Locais do comutador e configurações padrão, todas as etiquetas de placa para SW1 são FPGA_MSEL0.

    Eles devem ser FPGA_MSEL0, FPGA_MSEL1, FPGA_MSEL2 e FPGA_MSEL4 de cima para baixo.

    Resolução

    Este problema está corrigido na versão 1.2 do guia do usuário.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGAs Cyclone® V e FPGAs SoC
    FPGA Cyclone® V E
    Kits de desenvolvimento Cyclone® V E

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.