Descrição
Os exemplos de design do núcleo IP SerialLite II em altera.com (http://www.altera.com/support/examples/interfaces-peripherals/exm-seriallite-stratix-v.html) são suportados apenas para simulação de verilog. Você pode encontrar problemas se simular os exemplos de projeto em VHDL.
Resolução
Nenhum trabalho em torno é fornecido. Você deve criar sua própria simulação de VHDL, referindo-se aos exemplos de design HDL Verilog existentes no altera.com.