ID do artigo: 000078074 Tipo de conteúdo: Documentação e informações do produto Última revisão: 18/12/2015

Como posso gerar modelos de IBIS para Arria 10 ou MAX 10 pinos JTAG?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode gerar modelos de IBIS para dispositivos Arria® 10 ou MAX® pinos JTAG de 10 dispositivos no software Quartus® Prime versão 15.0 e posterior.

Resolução

Para gerar modelos de IBIS para dispositivos Arria 10 ou pinos JTAG de 10 dispositivos MAX 10 diretamente do software Quartus Prime, faça o seguinte:
1. Certifique-se de que as configurações da ferramenta EDA estão corretamente habilitadas para gerar arquivos IBIS
Configurações > configurações da ferramenta EDA > nível da placa > formato de análise de integridade de sinal no nível da placa: IBIS

2. Inclua um IP JTAG no seu design (por exemplo, Altera Soft Core JTAG E/S IP).

3. Execute a compilação e você verá o arquivo IBIS no diretório abaixo:

/board/ibis/.

Este arquivo conterá modelos para os pinos JTAG.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGAs Intel® MAX® 10

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.