ID do artigo: 000078101 Tipo de conteúdo: Solução de problemas Última revisão: 15/10/2014

O que pode fazer com que meu barramento PCI Express pendam durante a transmissão?

Ambiente

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Se você enviar uma TLP com um tamanho de carga maior do que o tamanho máximo de carga máxima suportada no nível do sistema, o link não funcionará.

    Você deve qualificar seus TLPs com tamanho máximo de carga útil em tl_cfg_ctl endereço 0, cfg_dev_ctrl[7:5], caso contrário, o link não funcionará devido a tamanhos de pacotes incorretos.

    Uma captura SignalTap® com muitas afirmações e desafirmação de tx_st_ready por TLP e sem EOP é um sintoma deste erro.

    Resolução Certifique-se de que tanto o hardware quanto o software estejam em conformidade com a especificação PCI Express® para enviar apenas TLPs para o tamanho máximo de carga útil ou tamanho máximo de solicitação de leitura.

    Produtos relacionados

    Este artigo aplica-se a 19 produtos

    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GT
    FPGA Stratix® IV GX
    FPGA Arria® II GZ
    FPGA Arria® II GX
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.