ID do artigo: 000078296 Tipo de conteúdo: Solução de problemas Última revisão: 15/01/2013

A interface ip da interface de memória externa UniPHY suporta a reconfiguração dinâmica de seus parâmetros?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Não, a reconfiguração dinâmica dos parâmetros UniPHY IP não é suportada.

    Resolução

    O IP UniPHY só pode ser parametrizado usando a ferramenta gerenciador de plug-in de megafunção ou como um componente IP no QSYS ou no sopc builder.  Se os parâmetros são alterados, ele deve ser regenerado.

    Produtos relacionados

    Este artigo aplica-se a 23 produtos

    FPGA Cyclone® V GT
    FPGA Cyclone® V E
    FPGAs Stratix® III
    FPGA Stratix® IV E
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SX
    FPGAs Cyclone®
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA Arria® V GT
    FPGA SoC Cyclone® V SE
    FPGAs Stratix®
    FPGAs Arria®
    FPGA Arria® V GX
    FPGA Arria® V ST SoC
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® II GZ
    FPGA SoC Cyclone® V ST
    FPGA Arria® II GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.