Você pode encontrar esta mensagem de aviso ao compilar o controlador baseado no UniPHY no software Quartus® II versão 11.1SP2.
Em Stratix® V, apenas certos contadores de saída PLL corresponderam à distorção e outros contadores de saída podem ter até 250 a 300ps de distorção. Esta mensagem de aviso é causada devido à colocação de clocks PHY nos contadores com alta inclinação. No momento, não há mecanismo para garantir que os contadores PLL que conduzam os clocks PHY sejam colocados nos locais de baixa inclinação.
Você não verá a mensagem de aviso nas versões do software Quartus II antes de 11.1SP2 e essa distorção entre os contadores não é capturada pelo TimeQuest, portanto, é possível ter até 300ps de incerteza de clock que não é contabilada pela TimeQuest.
Este problema afeta quaisquer transferências entre flip-flops com clock PHY e flip-flops conduzidos por outro clock.
As principais preocupações são
- Transferências de núcleo para periferia (GCLK-PHYCLK)
- Qualquer transferência de meia-taxa para full-rate (PHYCLK-PHYCLK)
Para cada PLL, os contadores de baixa inclinação são os1º e 4 últimos contadores. Os contadores 0-3 e 14-17 são compatíveis, ou seja, os contadores 0 e 5 têm uma grande distorção relativa, assim como os contadores 0 e 16, mas 0 e 2 não, nem 15 e 16.
A solução alternativa é adicionar o seguinte ao QSF:
N set_location_assignment < localização do contadorPLL> -para o sinal de saída <PLL> por exemplo: set_location_assignment PLLOUTPUTCOUNTER_X210_Y129_N1 -para {Hierarachy_Path}:p ll0|in_phyclk[2]
Defina os locais de todos os contadores PLL ofensivos para ambos os locais [0-3] ou [14-17] (mas não misturando os dois – ou seja, não 2 e 15); C Os números de ounter podem ser inferidos a partir da mensagem de erro e do local XY,os números de contador t são sempre contíguos , ou seja, se PLLOUTPUTCOUNTER_X210_Y129_N1 é contador 0 e PLLOUTPUTCOUNTER_X210_Y125_N1 é o contador 4, então os contadores 1, 2 e 3 serão em Y128, 127 e 126, respectivamente.