ID do artigo: 000078357 Tipo de conteúdo: Solução de problemas Última revisão: 02/03/2015

O Hard IP para PCI Express pode iniciar o loopback PCI Express?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Apenas as configurações de porta raiz do Altera® Hard IP para a masteragem de loopback de suporte PCI Express®.

As configurações de ponto final suportam a entrada de escravo loopback.

Resolução

Para iniciar a masteragem de loopback PCI Express quando configurado como uma porta raiz, defina a hip_ctrl_test_in a 32\'hAA.

Para o conjunto de operação normal hip_ctrl_test_in a 32\'hA8.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.