ID do artigo: 000078413 Tipo de conteúdo: Solução de problemas Última revisão: 20/08/2012

Por que a etapa de mudança de fase mínima na minha simulação rtl é diferente da medição do nível da placa?

Ambiente

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A etapa de mudança de fase mínima na simulação de RTL e na placa real será diferente se você estiver usando um valor de resolução de passo de mudança de fase incorreto no AltPLL Megawizard™. Esta opção só estará disponível se você verificar a "edição de resolução da etapa de mudança de fase" na caixa de opções de configuração de fase dinâmica. Se o valor que você colocou na resolução da etapa de mudança de fase for menor do que a especificação real da etapa de mudança de fase mínima, o software Quartus® II gerará dados incorretos para simulação de RTL.

    A resolução da etapa de mudança de fase mínima pode ser determinada pelo cálculo. Consulte:Guia do usuário do Megafunction Loop (ALTPLL) (PDF), no capítulo de reconfiguração de fase dinâmica. A partir deste guia do usuário, a melhor etapa de mudança de fase é a 1/8ª da frequência de VCO do PLL.

    Se você não souber a etapa de mudança de fase mínima do dispositivo atual e quiser que o software Quartus II determine automaticamente a etapa de mudança de fase mínima, desmarque a opção "Habilitar edição de resolução de etapas de mudança de fase" na caixa de opções de configuração de fase dinâmica.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.