ID do artigo: 000078453 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que meu Stratix V PLL simula incorretamente ao usar modelos criados no software Quartus II versão 11.1sp2 ou anterior?

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 11.1 SP2 e anterior, os modelos de simulação de Stratix® V PLL incorretos podem fazer com que a frequência de saída PLL mostre um valor de frequência de saída superior ao esperado, se você tiver duas ou mais megafunções independentes Altera_PLL em sua sala de testes.

Resolução

Este problema é corrigido a partir da versão 12.0 do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.