ID do artigo: 000078513 Tipo de conteúdo: Solução de problemas Última revisão: 08/01/2014

Por que a phase_done desassertion é inconsistente na simulação de RTL?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao usar a etapa dinâmica pisando na função Altera_PLL mega, você pode ver comportamento diferente para a desafirmação do sinal de saída phase_done na simulação de RTL.

    O comportamento correto é para phase_done afirmar na borda ascendente do scanclk, conforme descrito em AN 661: Implementando reconfiguração de PLL fracionada com Altera_PLL e Altera_PLL_RECONFIG Megafunctions (PDF).

    No entanto, na simulação de RTL, você pode ver phase_done de afirmar na borda de queda do scanclk. Isso geralmente ocorre apenas na operação da primeira fase. Este é um problema no modelo de simulação RTL.

    Resolução

    Este problema com o modelo de simulação RTL é corrigido na versão 13.1 do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 15 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.