ID do artigo: 000078524 Tipo de conteúdo: Solução de problemas Última revisão: 26/11/2014

Por que eu vejo dados de leitura inválidos quando o barramento de interface de memória DSP Builder tem um NCO ou FIR conectado?

Ambiente

    Intel® Quartus® II Subscription Edition
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver dados de leitura inválidos no final de um burst de leitura de memória ou no final de qualquer leitura de memória única se tiver um componente NCO ou FIR em seu barramento de interface de memória DSP Builder.

Resolução

Isso ocorre devido a um problema com o software Quartus® II.

A solução alternativa é mover o filtro NCO ou FIR para um endereço não zero.

Isso está programado para ser corrigido em uma versão futura do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Intel® Arria® 10 GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.