ID do artigo: 000078532 Tipo de conteúdo: Documentação e informações do produto Última revisão: 31/08/2016

Como definir as metas de compensação pll para a megafunção Altera_PLL?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá o seguinte aviso no relatório de ajuste Quartus® II se um PLL não tiver um clock compensado especificado:

 

Aviso (177007): PLL(s) colocado no local não tem um clock PLL para compensar especificado - o Fitter tentará compensar todos os clocks PLL

Informações (177008): altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL

Resolução

A maneira de especificar um destino de clock compensado (que pode ser feito diretamente na GUI de megafunção ALTPLL), é fazer uma atribuição "Match PLL Compensation Clock".  A sintaxe do nó do clock PLL precisa ser específica para que ele seja salvo no Editor de atribuição.  Filtre em *outclk_wire* em um filtro pós-compilação no finder de nó.

Por exemplo:

exemplo:inst|example_0002:example_inst|altera_pll:altera_pll_i|outclk_wire[0]

Onde outclk_wire[0] corresponde a C0 na instância Altera_PLL.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.