ID do artigo: 000078622 Tipo de conteúdo: Mensagens de erro Última revisão: 19/12/2014

Erros na simulação pós-ajuste de interfaces EMIF em dispositivos Arria V e Cyclone V

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Simulação
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta todas as interfaces de memória externa no Arria Dispositivos V e Cyclone V.

    Designs contendo uma interface de memória externa podem encontrar erros de simulação durante a simulação pós-ajuste de Verilog ou VHDL, em dispositivos Arria V ou Cyclone V.

    Resolução

    A solução alternativa para este problema é não usar a simulação pós-ajuste.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Arria® V e FPGAs SoC
    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.