Sim. Na versão 1.0 de AN 361: intercalando SDRAM DDR & DDR2 com dispositivos Cyclone II, as especificações de frequência máxima DDR/DDR2 para os Cyclone II C7 e C8 foram listadas incorretamente da seguinte forma
Especificações DDR2 publicadas em AN361v1.0
C6: 167 MHz (correto em postado)
C7: 167 MHz (muito agressivo)
C8: 133 MHz (muito agressivo)
Essas especificações iniciais foram baseadas em análise de tempo de leitura/gravação simples e não incluem limitações de alternância de E/S, fontes de ruído e outros fatores. Como resultado, a alegação de operação de frequência máxima DDR/DDR2 pareceu mais agressiva e é alcançável em um sistema.
Altera concluiu uma análise de gargalo mais rigorosa e atualizou as velocidades Cyclone DDR/DDR2 do Cyclone:
Velocidades Cyclone II DDR2
C6: 167 MHz
C7: 150 MHz
C8 (VIO): 125 MHz
C8 (HIO): 100 MHz
Velocidades Cyclone DDR II alcançável
C6: 167 MHz
C7: 150 MHz
C8: 125 MHz
Deve-se verificar que, embora a alegação original de frequência máxima na web fosse mais agressiva do que alcançável, qualquer usuário que tentar atingir essas velocidades seria sinalizado pelo software Quartus II com uma indicação de que sua frequência solicitada era muito alta. por exemplo, se o seu design Cyclone II C8 / DDR2 foi definido para 125 MHz, o aviso a seguir será emitido "Aviso: a configuração da frequência DQS de 125,0 MHz do pino de E/S DQS ddr_dqs[0] deve ser inferior a 100,0 MHz"
Consulte a solução intitulada "Por que estou recebendo uma mensagem de aviso quando compilo para as velocidades DDR/DDR2 anunciadas nas velocidades -7 e -8 de velocidade Cyclone II FPGAs nas versões Quartus II 5.0SP1 e inferior?" para obter mais detalhes
Certifique-se de que suas metas de projeto sejam baseadas nos números atualizados do sistema listados na versão 1.1 de AN361 e garanta que você execute uma análise de tempo para que seu sistema exclusivo defina a velocidade real do sistema.