ID do artigo: 000078637 Tipo de conteúdo: Solução de problemas Última revisão: 04/07/2014

Qual clock é o clock de referência para o clock MDC Ethernet HPS?

Ambiente

    Intel® Quartus® II Subscription Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O clock de referência correto para o clock Ethernet HPS é l4_mp_clk.

O Mapa de endereços do HPS V, emac->gmacgrp->GMII_Address->cr incorretamente afirma que a seleção da faixa de clock da CSR determina a frequência do clock MDC de acordo com a frequência l3_sp_clk.

Resolução

Esse problema é resolvido a partir da versão 15.1 do mapa de endereços do HPS.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.