Quando você gera um controlador DDR3 UniPHY IP com a opção "Habilitar a lógica de detecção e correção de erros" ativada, um sinal de saída de erro de 4 bits, local_rdata_error [3:0], será gerado em versões IP 11.1SP2 e IP mais antigas. Todos os 4 bits se comportam da mesma forma e o nly bit 0 do sinal local_rdata_error deve ser monitorado. Os outros 3 bits podem ser ignorados.
Este problema será corrigido em uma versão futura do software Quartus® II e ip.