ID do artigo: 000078874 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o link PCIe não negocia com a velocidade Gen2 quando os núcleos PCIe RP e EP são compatíveis com o Gen2?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se os dispositivos PCIe RP e EP são® compatíveis com o Gen2 e o link só aparece na velocidade gen1,
então este pode ser o problema de configuração.

De acordo com a especificação básica PCIe, quando o link entra com sucesso na L0 na Geração 1, o software deve definir bit 5 do registro de controle de link na porta raiz para acionar o link de retreinamento para negociação da Gen2.

Para Altera® núcleo PCIe, o registro de controle de link está localizado 0x90 espaço de configuração PCI.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Cyclone® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.