ID do artigo: 000078896 Tipo de conteúdo: Mensagens de erro Última revisão: 17/07/2014

Erro: {variation_name}_p0_pin_map.tcl: falha ao encontrar o clock de referência pll

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver o erro acima quando a entrada do clock de referência PLL no controlador de memória baseada no UniPHY é alimentada a partir de outro PLL. Embora não seja recomendável cascatar PLLs, é permitido, e o design deve compilar com avisos, mas sem erros.

    A causa do erro acima é que o número de níveis hierárquicos para o clock de referência excedeu o valor no procedimento _p0_get_input_clk_id no arquivo _p0_pin_map.tcl.

    Resolução

    Execute as seguintes etapas para corrigir o erro:

    • Abra o arquivo _p0_pin_map.tcl
    • Pesquise a results_array 9
    • Mude o valor de 9 para um valor maior, por exemplo, 20
    • Salve o arquivo _p0_pin_map.tcl
    • Re-compile o projeto e você não deve ver o erro acima

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Stratix® V GS

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.