Problema crítico
A simulação falha quando você usa o construtor SOPC para gerar Modelos de simulação HDL ou VHDL verilog para projetos voltados para Stratix Dispositivos V.
Este problema afeta todos os designs Ethernet de velocidade tripla destinados Stratix V.
Nenhuma solução alternativa.
Este problema será corrigido em uma versão futura da Velocidade Tripla Função Ethernet MegaCore.