O Stratix® V Hard IP para PCI Express® solicita que os parceiros de link transmitam dados da 3ª Geração usando a predefinição 7 ou a 8 predefinida por padrão. Dependendo das características do canal, o uso da predefinição 9 para o IP rígido solicitando predefinição juntamente com largura de banda total para a frequência de pico de ganho do equalizador pode fornecer uma melhor margem ocular no receptor Hard IP.
Siga as etapas abaixo para implementar o trabalho ao redor.
a) Para modificar o Hard IP RTL para solicitar que seu parceiro de link transmita com o Gen3 predefinido 9, siga as etapas abaixo.
1. Edite o gerado altpcie_sv_hip_ast_hwtcl.v arquivo localizado em \top\síntese\submodule\
2. Mude as seguintes linhas a partir de:
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h8;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h8;
Para
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]: 18\'h9;
b) Adicione a atribuição abaixo para cada pino do transceptor para o PCIe IP que você está direcionando com esta alteração.
set_instance_assignment -nome XCVR_RX_EQ_BW_SEL BW_FULL_12P5 -para