ID do artigo: 000079245 Tipo de conteúdo: Solução de problemas Última revisão: 04/10/2013

Para que é usada a porta afi_reset_export_n?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para que é usada a porta afi_reset_export_n?

Resolução

Começando com a versão 13.0 do software Quartus® II, os controladores de memória com UniPHY IP geram uma porta extra afi_reset_export_n quando o compartilhamento de PLL não estiver habilitado ou o compartilhamento de PLL for definido como mestre.

Esta porta é uma duplicação da porta afi_reset_n e pode ser conectada à porta afi_reset_n dos controladores secundários de PLL. Se o PLL não estiver sendo compartilhado, a porta afi_reset_export_n pode ser deixada flutuando. A porta de saída afi_reset_n ainda deve ser usada para se conectar à lógica do usuário.

Consulte o exemplo de projeto gerado com o UniPHY IP para obter um exemplo de como essa porta é usada.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA SoC Cyclone® V SX
FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® II GZ
FPGA Arria® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.