ID do artigo: 000079255 Tipo de conteúdo: Solução de problemas Última revisão: 04/03/2014

* Erro: parâmetro do módulo "CFG_CMD_GEN_OUTPUT_REG" não encontrado para substituição em alt_mem_ddrx_controller.v

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver o erro acima ao simular seu controlador DDR3 UniPHY com o ModelSim-Intel® FPGA. A causa do erro é o pedido das bibliotecas de compilação na chamada de elaboração do ModelSim vsim .

    Resolução

    Certifique-se de que a biblioteca contendo os arquivos compilados DDR3 esteja listada primeiro no comando. Neste caso, o diretório de trabalho contém os arquivos compilados DDR3:

    vsim -novopt -t ps -L -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L altera_mf -L altera_lnsim -L stratixiv <top_level_filename>

    É recomendável que você siga o arquivo e o pedido da biblioteca no arquivo msim_setup.tcl fornecido no diretório <IP_variation_name>_sim/mentor .

    Produtos relacionados

    Este artigo aplica-se a 20 produtos

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V ST
    FPGA Arria® V ST SoC
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Arria® II GZ
    FPGAs Stratix® III
    FPGA Stratix® IV GX
    FPGA Stratix® IV GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® IV E
    FPGA SoC Cyclone® V SE

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.