ID do artigo: 000079334 Tipo de conteúdo: Solução de problemas Última revisão: 27/03/2015

Existe um problema conhecido com a simulação Arria 10 fPLL quando o recurso de comutação do clock está habilitado?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Devido a um problema conhecido na versão 14.1 do software Quartus® II e anterior, você pode ver um clock de saída incorreto ao simular uma fPLL Arria® 10 com o recurso de comutação de clock habilitado.
    Resolução Este problema está programado para ser corrigido na versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.