ID do artigo: 000079394 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que a eficiência do controlador DDRx UniPHY versão 11.0 é pior do que a eficiência da versão 10.1 do controlador?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao executar o DDRx com o controlador UniPHY versão 11.0 em determinadas situações, você pode notar ineficiências no barramento de memória que não estavam presentes ao executar o DDRx com o controlador UniPHY 10.1. Essas ineficiências levam a lacunas entre leitura ou gravação e diminuem a taxa de transferência do barramento.

     

    As ineficiências se devem ao controlador que exige um ciclo de clock extra entre as conexões back-to-back (para diferentes bancos). Um atraso na ativação causará um atraso na transação de leitura/gravação subsequente, resultando na desafirmação do local_ready. Isso resulta em um controlador menos eficiente do que a versão 10.1.

     

    Este problema será corrigido em uma versão futura do software Quartus® II.

    Resolução A solução alternativa é abrir o arquivo alt_mem_ddrx_rank_timer.v e definir o parâmetro local "ENABLE_BETTER_TRRD_EFFICIENCY" para 1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.