Como você faz simulação de VHDL pré ou pós-compilação no modelo de tecnologia V-System/VHDL?

Descrição Para simulação de pré-compilação, execute as seguintes etapas. 1. Crie seu design no software MAX PLUS II. 2. Crie um novo diretório em seu diretório de trabalho local. 3. Copie seu projeto .vhd no novo diretório. 4. Antes de compilar o .vhd< file, create a design library to hold the compilation results by typing the following command at a UNIX or PC prompt. A subdirectory will be created in your current working directory. vlib 5. Compile sua Arquivo .vhd digitando o seguinte Comando: Vcom .vhd 6. Invoque o simulador, digitando o seguinte comando: vsim Para simulação pós-compilação, crie um design no MAX PLUS II, compilá-lo e, em seguida, usar o arquivo de saída VHDL resultante (.vho) para concluir as etapas 2 a 6.